针对实际布线中直角走线的对信号传输产生多大的影响

接线（）是pcb设计工程师最基本的工作技能之一。布线的好坏将直接影响整个系统的性能，大多数高速设计理论最终都会得到实现和验证。可见布线在高速pcb设计中非常重要。下面将分析实际布线中可能遇到的一些情况的合理性，并给出一些优化的布线策略。

主要从直角走线、差分走线、蛇形走线三个方面进行讲解。

1.直角走线

直角布线一般是pcb布线中需要尽量避免的一种情况，几乎已经成为衡量布线好坏的标准之一。那么直角布线对信号传输有多大影响呢？原则上，直角走线会改变传输线的线宽，导致阻抗不连续。事实上，不仅直角走线，锐角走线也可能引起阻抗变化。

直角走线对信号的影响主要体现在三个方面：

首先，拐角可以相当于传输线上的容性负载，减慢上升时间；

二是阻抗不连续会引起信号的反射；

三是直角尖产生的EMI。

传输线直角引起的寄生电容可以通过以下经验公式计算：

C=61W(Er)1/2/Z0

上式中，C为转角等效电容（单位：pF），W为走线宽度（单位：英寸），εr为介质的介电常数，Z0为特性阻抗的传输线。例如，对于 4Mils 50 ohm 的传输线（εr 为 4.3），直角带来的电容约为 0.，由此产生的上升可以估计为 Time ：

T10-90%=2.2CZ0/2=2.20./2=0.556ps

从计算中可以看出，直角走线引起的电容效应极小。

随着直角走线的线宽增加，那里的阻抗会降低，所以会出现一定的信号反射现象。我们可以根据传输线章节中提到的阻抗计算公式计算线宽增加后的等效阻抗，然后根据经验公式计算反射系数：

ρ=(Zs-Z0)/(Zs+Z0)

一般直角走线引起的阻抗变化在7%~20%之间，因此最大反射系数约为0.1。而且，从下图可以看出，传输线的阻抗在W/2线长期间变化到最小，然后在W/2时间后恢复到正常阻抗。整个阻抗变化发生在很短的时间内，通常在 10ps 以内。这种快速而微小的变化对于一般的信号传输来说几乎可以忽略不计。

很多人对直角走线有这样的理解，认为烙铁头容易发射或接收电磁波而产生EMI，这也是很多人认为不能进行直角走线的原因之一。然而，许多实际测试的结果表明，与直线相比，直角走线不会产生明显的 EMI。也许目前的仪器性能和测试水平限制了测试的准确性，但至少说明了一个问题，直角走线的辐射已经小于仪器本身的测量误差。

一般来说，直角走线并不像你想象的那么可怕。至少在GHz以下的应用中，它所产生的电容、反射、EMI等任何影响都很难在TDR测试中体现出来。高速pcb设计工程师的重点仍应放在布局、电源/接地设计和走线设计上。过孔等方面。当然，虽然直角走线的影响不是很严重，但这并不代表我们以后都可以直角行走。注重细节是每个优秀工程师必须具备的基本素质。而且，随着数字电路的飞速发展，pcb工程师处理的信号频率会不断提高，而在10GHz以上的RF设计领域，这些小直角可能会成为高速问题的焦点。

2.微分走线

差分信号（ ）在高速电路设计中的应用越来越广泛。电路中最关键的信号往往采用差分结构设计。为什么这么受欢迎？如何保证其在pcb设计中的良好性能？带着这两个问题，我们进入下一部分的讨论。

什么是差分信号？通俗地说，驱动端发送两个等值反相的信号，接收端通过比较两个电压的差值来判断逻辑状态“0”或“1”。承载差分信号的一对走线称为差分走线。

与普通单端信号走线相比，差分信号在以下三个方面具有最明显的优势：

一个。抗干扰能力强，因为两条差分走线之间的耦合非常好。当外界有噪声干扰时，它们几乎同时耦合到两根导线上，接收端只关心两根信号之间的差异。因此可以完全消除外部共模噪声。

湾。可有效抑制EMI。同样，由于两个信号的极性相反，它们辐射的电磁场可以相互抵消。耦合越紧密，释放到外界的电磁能量就越少。

C。定时定位准确。由于差分信号的开关变化位于两个信号的交点，不像普通的单端信号依赖高低两个阈值电压，受工艺和温度的影响较小，可以减少时序误差。，但也更适用于低幅度信号的电路。目前流行的LVDS()就是指这种小幅度差分信号技术。

对于pcb工程师来说，最关心的就是如何保证差分布线的这些优势能够在实际布线中得到充分发挥。或许接触过的人都会明白差分走线的一般要求，即“等长、等距”。等长是为了保证两路差分信号始终保持相反的极性，减少共模分量；等距离主要是保证两者的差分阻抗一致，减少反射。“尽可能接近原则”有时是差分路由的要求之一。但所有这些规则都不是修辞的，许多工程师似乎并不了解高速差分信号的本质。

下面重点讨论PCB差分信号设计中的几个常见误区。

误区一：认为差分信号不需要地平面作为返回路径，或者认为差分走线为彼此提供返回路径。这种误解是被表面现象所迷惑造成的，或者是对高速信号传输机理的理解不够深入。从图1-8-15的接收端结构可以看出，三极管Q3和Q4的发射极电流相等且相反螺旋境界线，它们在地端的电流正好相互抵消（I1=0） , 所以差分电路对电源和地平面上可能存在的类似反弹和其他噪声信号不敏感。地平面的部分返回消除并不意味着差分电路不使用参考平面作为信号返回路径。实际上，在信号返回分析上面，差分布线和普通单端布线的机理是一样的，就是高频信号总是沿着电感最小的环路返回。最大的不同是除了对地的耦合外，差分线还具有相互之间的耦合，取其强者成为主要返回路径。图1-8-16是单端信号和差分信号的地磁场分布示意图。差分线路也有相互之间的耦合，取其强者，成为主要返回路径。图1-8-16是单端信号和差分信号的地磁场分布示意图。差分线路也有相互之间的耦合，取其强者，成为主要返回路径。图1-8-16是单端信号和差分信号的地磁场分布示意图。

在pcb电路设计中，差分走线之间的耦合一般较小，往往只占耦合程度的10~20%，更多的是对地的耦合，所以差分走线的主要返回路径仍然存在于地中飞机 。当地平面不连续时，在没有参考平面的区域，差分走线之间的耦合将提供主要的返回路径，如图 1-8-17 所示。虽然参考平面的不连续性对差分走线的影响没有普通单端走线那么严重，但仍会降低差分信号的质量，增加EMI，应尽量避免。也有设计者认为，可以去掉差分走线下方的参考平面，以抑制差分传输中的一些共模信号，但这种做法在理论上是不可取的。如何控制阻抗？不为共模信号提供接地阻抗回路必然会产生 EMI 辐射，弊大于利。

误区二：认为保持等间距比匹配线长更重要。在实际的pcb布线中，往往无法同时满足差分设计的要求。由于管脚分布、过孔、走线空间等因素，必须通过适当的走线来达到匹配线长的目的，但结果必然是差分对的某些区域不能平行。这个时候我们应该怎么做？权衡取舍呢？在下结论之前，我们先来看看下面的仿真结果。

从上面的仿真结果来看，方案一和方案二的波形几乎是重合的，也就是说，不等间距的影响可以忽略不计。相比之下，线长不匹配对时序的影响要大得多（）。从理论分析来看，虽然间距的不同会导致差分阻抗发生变化，因为差分对之间的耦合本身并没有显着，阻抗变化范围也很小，一般在10%以内，只相当于过孔引起的反射，不会对信号传输产生明显影响。一旦线路长度不匹配，在除了时序偏移之外，它还在差分信号中引入了共模分量。

可以说pcb差分走线设计中最重要的规则就是线长匹配，其他规则可以根据设计要求和实际应用灵活处理。

误区三：认为差分走线一定很近。保持差分走线靠近无非是为了增强它们的耦合性，这样不仅可以提高抗噪声能力，还可以充分利用磁场的相反极性来抵消对外界的电磁干扰。尽管这种方法在大多数情况下非常有益，但也不是绝对的。如果我们能保证它们完全屏蔽外部干扰，那么我们就不需要让彼此的强耦合达到抗干扰。以及抑制EMI的目的。如何保证差分走线具有良好的隔离和屏蔽？增加与其他信号走线的距离是最基本的方法之一。电磁场的能量随距离的平方关系减小。一般当线距超过线宽的4倍时，它们之间的干扰是极弱的。可以忽略。此外，通过地平面的隔离也可以起到很好的屏蔽作用。这种结构常用于高频（10G以上）IC封装pcb的设计。称为CPW结构，可以保证严格的差分阻抗。控制(2Z0），如图1-8-19所示。称为CPW结构，可以保证严格的差分阻抗。控制(2Z0），如图1-8-19所示。称为CPW结构，可以保证严格的差分阻抗。控制(2Z0），如图1-8-19所示。

差分走线也可以走在不同的信号层，但一般不推荐这种方式，因为不同层产生的阻抗和过孔的差异会破坏差模传输的效果，引入共模噪声。此外，如果相邻的两层没有紧密耦合，会降低差分走线的抗噪声能力，但如果能够保持与周围走线的适当间距，则串扰不是问题。在一般频率下（低于 GHz），EMI 并不是一个严重的问题。实验表明，3米距离处的辐射能量衰减已达到60dB，足以满足FCC的电磁辐射标准。所以，

3.蛇纹石

蛇形线是一种常用的接线方式。其主要目的是调整延迟以满足系统时序设计要求。设计者首先要有这个认识：蛇形线会破坏信号质量，改变传输延迟，布线时尽量避免使用。但在实际设计中，为了保证信号有足够的保持时间，或者为了减少同组信号之间的时间偏移，往往需要特意进行布线。

那么，蛇形线对信号传输有什么影响呢？路由时应该注意什么？最关键的两个参数是平行耦合长度（Lp）和耦合距离（S），如图1-8-21所示。显然，当信号在蛇形迹线上传输时，平行线段之间会发生耦合，以差模形式存在，S越小，Lp越大，耦合度越大。它可能会导致传输延迟的减少，并因串扰而大大降低信号的质量。机理见第3章共模和差模串扰分析。

以下是工程师在处理蛇形线时的一些提示：

1、尽量增加平行线段的距离（S），至少大于3H，H是指信号走线到参考平面的距离。通俗地说，就是绕一个大弯。只要 S 足够大，几乎可以完全避免相互耦合效应。

2.减小耦合长度Lp，当双Lp延迟接近或超过信号上升时间时，产生的串扰会饱和。

3、带状线（Strip-Line）的蛇形线或埋微带线（-strip）造成的信号传输延迟小于微带线（Micro-strip）。理论上，带状线不会因为差模串扰而影响传输速率。

4、对于时序要求严格的高速和信号线，尽量不要走蛇形线，特别是不要在小范围内蜿蜒。

5. 可以经常使用任意角度的蛇形走线，如图1-8-20中的C结构，可以有效的减少相互耦合。

6、在高速pcb设计中，蛇形线没有所谓的滤波或抗干扰能力，只能降低信号质量螺旋境界线，所以只用于时序匹配，没有其他用途。

7、有时绕线可以考虑螺旋走线，仿真表明效果比普通蛇形走线好。